® 日本国特許庁(JP)

⑩特許出願公開

② 公開特許公報(A) 平3-123201

Int. Cl. 3

識別記号

庁内整理番号

@公開 平成3年(1991)5月27日

H 01 P 1/15 H 03 K 17/693 8626-5 J A 7827-5 J

審査請求 未請求 請求項の数 1 (全8頁)

60発明の名称

マイクロ波半導体スイツチ

②特 願 平1-262351

図出 願 平1(1989)10月6日

切分発明者 伊山

義 忠 神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社情

報電子研究所内

@発明者 飯田

明 夫

神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社情

報電子研究所內

切出 顋 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

四代 理 人 弁理士 大岩 増雄

外2名

明細管

1. 発明の名称

マイクロ波半導体スイッチ

2. 特許請求の範囲

第1の入出力端子と、第2の入出力端子と、第 3の入出力端子と、第1の電界効果トランジスタ と、第2の電界効果トランジスタと、上記第1の 入出力端子と第1の電界効果トランジスタのドレ イン電極間に設けられた第1の入出力線路と、上 記第2の入出力端子と第1の電界効果トランジス タのドレイン電極間に設けられ、上記第2の電界 効果トランジスタのドレイン電極が接続された第 2の入出力線路と、上記第3の入出力端子と第1 の電界効果トランジスタのソース電極間に設けら れた第3の入出力線路と、上記第3の入出力線路 に直列に接続された第1のインダクタと、上記第 2の電界効果トランジスタのドレイン電極とソー ス電極間に接続された第2のインダクタと、上記 第3の入出力端子と第1のインダクタ間に一端が 接続され、他端が接地された第1のキャパシタと、 上記第1の電界効果トランジスタのドレイン電極 と第2の電界効果トランジスタのドレイン電極間 の第2の入出力線路に直列に接続された第2のキャパシタと、上記第2の電界効果トランジスタの ドレイン電極と第2の入出力端子間の第2の入出 力線路に直列に接続された第3のキャパシタと 備えたことを特徴とするマイクロ波半導体スイッチ。

3. 発明の詳細な説明

[産業上の利用分野]

この発明は、入射電波の伝搬径路を切り換えるマイクロ波半導体スイッチに関するものである。 [従来の技術]

第6図は例えば特願昭60-238138号に 示された従来のマイクロ波半導体スイッチの構造 の一例を示す図である。

(1)は半導体基板、(2)はこの半導体基板 (1)の裏面に設けられた地導体、(3)は第1 の入出力線路、(4)は第2の入出力線路、(5) は第3の入出力線路でありマイクロストリップ線 路構造となっている。

(6) は第1の電界効果トランジスタ(以下第1のFETと略称する)、(7) は第1のFET(6)のドレイン電極、(8) は第1のFET(6)のゲート電極である。第1のFET(6)のドレイン電極(7) は第1の入出力線路(3) と第2の入出力線路(4)の接続点(10)に接続され、第1のFET(6)のソース電極(8) は第3の入出力線路(5)に接続される。

一方、(11)は第2の電界効果トランジスタ アス用高インピーダンス線路(19)とバイア (以下第2のFETと略称する)、(12)は第 用低インピーダンス線路(20)の接続点と第 2のFET(11)のドレイン電極、(13)は のパイアス端子(17)、第2のバイアス端子 第2のFET(11)のソース電極、(14)は (18)それぞれを結ぶパイアス端子接続線路 第2のFET(11)のゲート電極である。 (21)とから成る。また、第1のFET(6

第2のFBT (11)のドレイン電極(12) は上記接続点(10)から概略1/4波長の第2 の入出力線路(4)に接続され、第2のFET (11)のソース電極(13)は地導体(2)に 接地される。この第6図の構成では、パイアホー

(15) に接続している。同様に第1のFET (6) のソース電極(8) を直流的に接地電位とするために、1/4波長の長さを有する第2の接地用高インピーダンス線路(23)の一端を第3の入出力線路(5)に接続し、他の一端をバイア・ホール(15)に接続している。さらに、図中(24)、(25)、(26)はそれぞれ第1、第2、第3の入出力端子を示している。

次に動作について説明する。

第7図は、第6図に示した従来のマイクロ放半 導体スイッチの動作説明をするための等価回路図 である。この第7図を用いて行なう動作説明においては、まず、第1の入出力端子(24)から低 電力レベルのマイクロ波が入射した場合、ついで 数平程度の大電力レベルのマイクロ波が入射した 場合に分けて動作説明を行なう。

まず、第1の入出力端子(24)から低電力レベルのマイクロ波が入射し第2の入出力端子 (25)へ低損失で伝搬していくスイッチ状態を 考える。これを便宜上受信状態と称す。 ル(15)を介して接地した例を示している。

さらに、第1のFET (6) のゲート電極 (9) 、および、第2のFET(11)のゲート登極 (14) には、それぞれマイクロストリップ線路 より成るバイアス回路(16)を介して第1のバ イアス端子(17)および第2のパイアス端子 (18) からパイアス回路(16) は1/4波長 の長さを有するパイアス用高インピーダンス線路 (19)、同じく1/4波長の長さを有するバイ アス用低インピーダンス線路(20)およびパイ アス用高インピーダンス線路(19)とパイアス 用低インピーダンス線路(20)の接続点と第1 (18) それぞれを結ぶパイアス端子接続線路 (21) とから成る。また、第1のFET (6) のドレイン電攝(7)および第2のFET(11) のドレイン電極(12)を直流的に接地電位とす るために1/4波長の長さの第1の接地用高イン ピーダンス線路(22)の一端を第2の入出力線 路(4)に接続し、他の一端をバイアホール

この状態においては、第1、第2のパイアス端子(17)(18)にはFETのピンチオフ電圧 V。より小さい負のパイアス電圧 VarAsが印加され第1、第2のFET(6)、(11)は高インピーダンスを呈する。そのため、接続点(10)から第3の入出力端子(26)側を見たインピーダンスは高くなり、第1の入出力端子(24)から入射したマイクロ波は第1の入出力線路(3)から第2の入出力線路(4)へ伝搬する。さらに、第2の入出力線路(4)へに接続された第2のFET(11)も高インピーダンスを呈するため伝搬するマイクロ波への影響は少ない。

また、第1のFET(6)および第2のFET(11)の間隔は約1/4放長に設定しているため数少反射は互いに打ち消し合い、殴計中心周波数においては、低反射・低損失な性能となる。

次に、第1の入出力端子(24)から大電力レベルのマイクロ波が入射した場合を考える。この場合、第3の入出力端子(26)へ低損失でマイクロ波が伝搬し、第2の入出力端子(25)個へ

は遮断となるスイッチ状態である。

この状態を便宜上、送信状態と称す。

この状態においては、第1、第2のパイアス端 子(17)(18)には接地電位に等しい0Vの ゲートパイアス電圧が印加され第1、第2のFE T(6) (11) は低インピーダンスを呈する。 ここで、第1の入出力線路(3)と第2の入出力 線路(4)の接続点(10)と第2のFET (11)の間隔は約1/4放長に設定しているた .め、接続点(10)から第2の入出力端子(25) 側を見たインピーダンスは開放状態に近い高イン ピーダンスとなる。一方第1のFET(6)は低 インピーダンスとなるため接続点(10)から第 3の入出力端子(26)側を見たインピーダンス は第3の入出力線路(5)の特性インピーダンス (これは負荷インピーダンスに等しい)となる。 したがって第1の入出力増子(24)から入射し た大電力レベルのマイクロ波は、第1の入出力線 路 (3)、第1のFET(6)を通過し、第3の 入出力線路(5)を伝搬して第3の入出力端子

するという恐れがある。

この現象を第8図、第9図を用いて説明する。 第8図はスイッチに用いるFPTの断面構造を 示す図である。

図中、(27)はソース電極、(28)はゲート電極、(29)はドレイン電極、(30)は活性層、(31)はバッファ層、(32)は空乏層、(33)はインダクタであり直流的に上記電極を接地しRF的には高インピーダンスを呈する役目を持つ。今マイクロ波が入射しソース電極(27)とドレイン電極(29)間に図中矢印で示すRF電流Idsが流れたとする。

このときのドレイン・ソース間の電圧 V d s と、I d s の関係は第9図に示すように V d s が約士
1. 0 V まではほぼ直線的な関係を示し、それ以上では I d s が飽和し、R d s が増加する。また、V d s が約士1. 0 V まではゲートの整流電流 (I g) が流れないが、この電圧を越えると急激に大きな整流電流が流れる。これは、ゲート電極 (2 8) が、ドレイン電極(2 9)、ソース電極 (26) へ現れる。この状態において尖頭電力 P ワットのマイクロ波が入射した場合を考える。このとき、第1 および第2の F E T (6) (11) に流れる尖頭 R F 電流 I は等しく、次の (1) 式で与えられる。

ここで2。は電源インピーダンス、R d s は第 1 および第2のFET (6) (11) のドレイン ソース間抵抗である。

(27) の中間に位置しているため、ゲート電極(28) とドレイン電極(29)、ソース電極(27) 間にVdsの1/2の電圧差が生じ、これによりゲート電極(28) からドレイン電極(29) 間またはゲート電極(28) からソース電極(27) 間にゲート電流1gd、1gsが流れるためである。

[発明が解決しようとする課題]

従来のマイクロ波半導体スイッチは以上のように構成されているので、低い周波数で使用する場合に、第1のFETと第2のFETとの間の第2の入出力線路が長くなることにより、スイッチが大形化し、このスイッチを用いる装置の大形化あるいは単位ウェハあたりの製作個数の減少によるコストの上昇などの問題があった。

この発明は上記の問題点を解消するためになされたものであり、小形のマイクロ波半導体スイッチを得ることを目的とする。

[課題を解決するための手段]

この発明に係わるマイクロ波半導体スイッチは、

第3の入出力線路にキャパシタを並列に装荷し、インダクタを直列に接続するとともに、第2のFETのドレイン電極し、さらに上記第2のFETのドレイン電極と第1のFETのドレイン電極と第1のFETのドレイン電極と第2の入出力線路および第2のFETのドレイン電極と第2の入出力端子間を接続する第2の入出力線路にそれぞれキャパシタを直列接続したものである。

[作用]

この発明におけるマイクロ波半導体スイッチは、 受信状態では第1、第2の入出力端子間に、所要 周波数を通過帯域とする高域通過特性を有する電 波伝送路が形成されるようにして、送信状態では 第1、第3の入出力端子間に、所要周波数を通過 帯域とする低域通過特性を有する電波伝送路が形成されるようにして、集中定数素子を用いて構成 しているので、第1、第2のFBTの間隔を1/ 4波長とする必要がなく、所要周波数が低い場合 に小形化を図ることができる。

さらに、第1のFET(6)のゲート電極(9)、第2のFET(11)のゲート電極(14)には、それぞれ第1のバイアス抵抗(39)、第2のバイアス抵抗(40)の一端が接続されている。これら第1のバイアス抵抗(39)と第2のバイアス抵抗(40)の他の一端はバイアス回路用キャパシタ(41)の一方の電極に接続され、さらにこの電極と共通バイアス端子(42)とを接続するバイアス線路(43)が設けられる。上記バイアス回路用キャパシタ(41)の他方の電極はバイアホール(15)に接続されている。

次に、この発明の作用、動作説明を行なう。

第2図は、第1図に示した構成の、この発明に よるマイクロ波半導体スイッチの動作説明をする ための等価回路図である。送信状態では、共通バ イアス端子(42)を接地電位(0V)にし、受 信状態では、共通パイアス端子(42)にピンチ オフ電圧を印加する。以下に、これら2つの状態 におけるどうさについてそれぞれ述べる。

第3図(a)に、送信状態の等価回路を示す。

[実施例]

以下この発明の一実施例を図について説明する。 第1図は、この発明の一実施例の構造を示した 図である。

第1のFET (6) および第2のFET (11) はゲート幅を広くするため折り曲げて配置した形 状のゲート電極(9)(14)を持っている。第 1のFET(6)が接続されている第3の入出力 線路 (5) には、第1のインダクタ (34)、第 1のキャパシタ (35) がそれぞれ直列接続、並 列接続されており、第1のキャパシタ(35)の 一端はパイアホール(15)を介して地導体(2) に接続されている。上記第2のFET (11) に は、第2のFET (11) のドレイン電極 (12) と第2のFET(11)のソース電極(13)と の間に、第2のインダクタ(36)が接続されて いる。この第2のFET(11)を挟むようにし て、第2のキャパシタ(37)、第3のキャパシ タ (38) が第2の入出力線路 (4) に直列に接 続されている。

第1のFET (6)、第2のFET (11)のド レイン・ソース間は小さな値の抵抗R」、R2で 表される。抵抗R,,R2の大きさを、それぞれ 第1のインダクタ(34)、第2のインダクタ (36)の呈するインピーダンスの大きさに比べ て無視できる程度に小さく設定すると、Ri, R。~0と考えて良く、第3図(a)の等価回路 は第3図(b)の等価回路で表される。ここで、 第1のインダクタ(34)のインダクタンス値、 第1のキャパシタ(35)と第2のキャパシタ (37)のキャパシタンス値を適当に選ぶことに より、所要周波数を通過帯域にもつ低域通過形フ ィルタを実現できる。この場合には、電波は第1、 第3の入出力端子(24)(26)間を少ない損 失で伝搬する。一方、第1、第2の入出力端子 (24) (25) 間は、R2により途中で第2の 入出力端子(25)が接地状態となっているため、 遮断される。

つづいて、第4図(a) に受信状態の等価回路 を示す。第1、第2のFET(6)(11)のド

レイン・ソース間はキャパシタC』、Cュで表さ れる。所要の周波数においてキャパシタC」の呈 するインピーダンスを十分高く設定しているので、 第1、第3の入出力端子(24)(26)間は遮 断状態と考えて良い。一方、キャパシタで2が呈 するインピーダンスに対して、第2のインダクタ (36) が呈するインピーダンスが所要の周波数 で低くなるようにして第2のインダクタ(36) を選ぶことにより、第2のインダクタ(36)と Caとの並列回路は等価的にインダクタしeとし て表わすことができる。従って、第4図(a)の 等価回路は第4図(b)の等価回路で表される。 ここで、第2、第3のキャパシタ(37)(38) のキャパシタンス値、第2のインダクタ (36) のインダクタンス値を適当に選ぶことにより、所 要周波数を通過帯域に持つ高域通過形フィルタを 実現できる。この場合には、電波は第1、第2の 入出力端子(24)(25)間を少ない損失で伝 搬する。なお、第2のキャパシタ(37)のキャ パシタンス値は送信状態における条件を考慮して

ン電極、ソース電極間にインダクタを接続し、さらに上記第2のFETを挟むような位置で2個のキャパシタを第2の入出力線路に直列接続した構成としたので、マイクロ波半導体スイッチを小形化することができ、耐電力性能の高いマイクロ波半導体スイッチの低コスト化を図ることができる。4. 図面の簡単な説明

第1図はこの発明のマイクロ波半導体スイッチの一実施例を示す構成図、第2図はこの発明によるマイクロ波半導体スイッチの動作説明をするための等価回路図、第3図は送信状態の等価回路図、第5図はこの発明のマイクロ波半導体スイッチの他の変に施例を示す構成図、第6図は従来のマイクロ波半導体スイッチの動作説明をする下ですがあるののでは、第8図はスイッチに用いる下ETの断値構造を示す構成図、第9図はドレン・ト電流Igd、Igsの関係を示す特性図である。

決める。

このようにして、第1、第2のFET(6) (11)のゲート電極(9)(14)に印加する バイアス電圧を切り換えることにより、電波伝数 径路を、第1、第2の入出力端子(24)(25)間と第1、第3の入出力端子(24)(26)間 とに切り換えることができる。

上記の実施例ではキャパシタ C 、の量するインピーダンスが十分高い場合について述べたが、インピーダンスが低く、電波の漏洩が無視できない場合には、第 5 図に示すように並列に第 3 のインダクタ(4 4)を装荷してもよい。この第 3 のインダクタ(4 4)とキャパシタ C 、とを所要の周波をが立めれることにより第 1、第 3 の入出力端子(2 4)(2 6)間のアイソレーションを高めることができる。

[発明の効果]

以上のように、この発明によれば、第3の入出 力線路にキャパシタとインダクタをそれぞれ並列、 直列に接続するとともに、第2のFBTのドレイ

図において、(1)は半導体基板、(2)は地 導体、(3)は第1の入出力線路、(4)は第2 の入出力線路、(5)は第3の入出力線路、(6) は第1のFET、(7)は第1のFET(6)の ドレイン電極、 (8) は第1のFET (6) のソ ース電極、(9)は第1のFET(6)のゲート・ 電極、(10)は接続点、(11)は第2のFE T、(12) は第2のFET(11)のドレイン **電極、(13)は第2のFET(11)のソース** 電極、(14)は第2のFBT(11)のゲート 電極、(15)はパイアホール、(16)はパイ アス回路、(17)は第1のパイアス端子、 (18) は第2のバイアス端子、(19) はバイ アス用高インピーダンス線路、(20)はパイア ス用低インピーダンス線路、(21)はバイアス 端子接続線路、(22)は第1の接地用高インビ - ダンス線路、(23)は第2の接地用高インピ

- ダンス線路、(24)は第1の入出力端子、(25)は第2の入出力端子、(26)は第3の


入出力端子、(27)はソース電極、(28)は

ゲート電極、(29)はドレイン電極、(30)は活性層、(31)はバッファ層、(32)は空 乏層、(33)はインダクタ、(34)は第1のインダクタ、(35)は第1のキャパシタ、(36)は第2のインダクタ、(37)は第2のキャパシタ、(38)は第3のキャパシタ、(39)は第1のパイアス抵抗、(40)は第2のパイアス抵抗、(41)はパイアス回路用キャパシタ、(42)は共通パイアス端子、(43)はパイアス用線路、(44)は第3のインダクタである。


なお、各図中同一符号は同一または相当部分を 示す。


代理人 大岩蜡 雄







3: 第1の入出力線路 4:第2の入出力線路 5:第3の入出力線路 6:第1のFET 11:第2のFET 36:第2のインダクタ 6:第2のインダクタ 36:第2のインダクタ 36:第2のインダクタ 37:第2のキャパシタ 38:第3のキャパシタ 38:第3のキャパシタ 38:第3のキャパシタ 38:第1のパイアス抵抗 40:第2のパイアス抵抗 40:第2のパイアス抵抗 41:バイアス回路用 キャパシタ 41:バイアス回路用 キャパシタ 42:共週バイアス端子 42:共週バイアス端子 43:パイアス開築路









24: 第1の入出力端子 25: 第2の入出力端子 26: 第3の入出力端子 34: 第1のインダクタ 35: 第2のインダクタ 37: 第2のキャパシクタ 38: 第3のキャパシタ



1: 半導体基板 11:第2のFET 35:第1のキャパシタ 35:第1のキャパシタ 35:第1のキャパシタ 12:ドレイン位伍 37:第2のキャパシタ 13:ソース電延 38:第3のキャパシタ 4:第2の人出力線路 14:ゲート電低 39:第1のパイアス近抗 5:第3の人出力線路 15:パイアホール 40:第2のパイアス近抗 5:第3の人出力線路 15:パイアホール 7:ドレイン電極 22:第1の接地用 キャパンタ 24:第1の人出力端子 9:ゲート電低 25:第2の入出力端子 42:共通パイアス開子 9:ゲート電低 25:第2の入出力端子 43:パイアス開子 10:後捷点 26:第3の入出力端子 44:第3のインダクタ


第 7 因





17:第1のパイアス 18:第2のパイアス 19:パイアス 19:パイアス 高インピーダンス 20:パイアス 低インピーダンス ほインピーダンス はバイアス 21:パイアス 21:第1の接地用 高インピーダルス 3:第2の接地 23:第2の接地 23:第2の接地 23:第2の接地 3:第2の接地 3:第2の形成 3:82の形成 3:82on 3:82


16:パイアス回路




3:第1の人出力線路 4:第2の人出力線路 5:第3の人出力線路 6:第1のFET 10:挟焼点 211:第2のFET 16:バイアス回路 17:第1のパイアス端子 18:第2のパイアス端子 2

19:バイアス用 高インピーダンス 20:バイアス用 低インピーダンス 21:バイア 21:バイア 22: 第1公子 23: 第2の接が用 高インピーダル用 高インピーダル用 23: 高 第2の接が 24: 第12の人出力端子 25: 第2の人出力端子 26: 第3の人出力端子

第 9 図





27:ソース電極 28:ゲートで 29:ドレイン電極 30:活性層 31:バッファ層 32:空芝層

33:インダクタ

手 統 補 正 告(自発)

平成 2 年 2 月 6 日

特許庁長官殿

平 特願昭 1-262351 号

].事件の表示

2. 発明の名称

マイクロ波半導体スィッチ

3. 補正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名 称 (601)三菱電機株式会社

代表者 志 岐 守 哉

4. 代 理 人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

氏 名. (7375) 弁理士 大 岩 増 雄 (連絡先03(213)3421特許部)

5. 補正の対象

(1)明細書中発明の詳細な説明の欄。

方式 (智)



6. 補正の内容

(1)明細書中第8頁第5行目と第6行目の間に

 $\int I = \frac{\sqrt{2Z \circ P}}{7 \circ + R \circ 2}$

………(1) 」を揮入する。

(2) 同中第13 頁第19 行目に「どうさ」とあるのを 「動作」と訂正する。

以上